IT之家 7 月 10 日消息，JEDEC 固態(tài)技術(shù)協(xié)會(huì ) 7 月 9 日發(fā)布 JESD209-6，即最新的低功耗雙倍數據速率 6(LPDDR6)標準。JESD209-6 旨在顯著(zhù)提升多種應用場(chǎng)景(包括移動(dòng)設備和人工智能)的內存速度與效率。JEDEC 稱(chēng)，新版 JESD209-6 LPDDR6 標準是內存技術(shù)的重大進(jìn)步，在性能、能效和安全性方面均有提升。

　　

 

　　高性能

　　為支持人工智能應用及其他高性能工作負載，LPDDR6 采用雙子通道架構，在保持 32 字節小訪(fǎng)問(wèn)粒度的同時(shí)實(shí)現靈活操作。此外，LPDDR6 的主要特性還包括：

　　每顆芯片含 2 個(gè)子通道，每個(gè)子通道有 12 條數據信號線(xiàn)(DQs)，以?xún)?yōu)化通道性能

　　每個(gè)子通道包含 4 條命令 / 地址(CA)信號，經(jīng)優(yōu)化減少焊球數量并提高數據訪(fǎng)問(wèn)速度

　　靜態(tài)效率模式，旨在支持大容量?jì)却媾渲貌⒆畲蠡鎯w資源利用率

　　靈活的數據訪(fǎng)問(wèn)，支持實(shí)時(shí)突發(fā)長(cháng)度控制，可實(shí)現 32B 和 64B 訪(fǎng)問(wèn)

　　動(dòng)態(tài)寫(xiě)入 NT-ODT(非目標片上終端)，使內存能根據工作負載需求調整 ODT，提升信號完整性

　　能效

　　為滿(mǎn)足不斷增長(cháng)的能效需求，與 LPDDR5 相比，LPDDR6 采用更低電壓和低功耗的 VDD2 供電，并強制要求 VDD2 采用雙電源設計。其他節能特性包括：

　　采用交替時(shí)鐘命令輸入，提升性能與效率

　　低功耗動(dòng)態(tài)電壓頻率調節(DVFSL)，在低頻運行時(shí)降低 VDD2 電壓，減少功耗

　　動(dòng)態(tài)效率模式，在低功耗、低帶寬場(chǎng)景下采用單子通道接口

　　支持部分自刷新和主動(dòng)刷新，降低刷新功耗

　　安全性與可靠性

　　相較于上一版本標準，安全性和可靠性方面的改進(jìn)包括：

　　每行激活計數(PRAC)，支持 DRAM 數據完整性

　　定義隔離元模式，通過(guò)為關(guān)鍵任務(wù)分配特定內存區域，提升整體系統可靠性

　　支持可編程鏈路保護方案和片上糾錯碼(ECC)

　　能夠支持命令 / 地址(CA)奇偶校驗、錯誤清理以及內存內置自測試(MBIST)，增強錯誤檢測能力和系統可靠性